AI 인프라를 위한 링크 솔루션을 개발하는 스타트업 파네시아가 올해 국내 기업으로서 유일하게 CXL 개발자 컨퍼런스(CXL DevCon)에 참가해 고출력(high fan-out) CXL 3.x 스위치 기반 프레임워크를 선보였다. CXL DevCon 행사는 지난 4월 29일, 30일 양일간 미국 캘리포니아주 산타 클라라에서 진행됐다.
◆ 차세대 데이터센터의 핵심이 되는 고속 인터커넥트 기술, CXL
대규모 AI 서비스가 널리 활용되면서 이러한 서비스를 효율적으로 운영할 수 있도록 해주는 컴퓨팅 인프라 구축의 중요성이 대두되고 있다. 이러한 상황에서 고속 인터커넥트 기술인 컴퓨트익스프레스링크(Compute Express Link, CXL)는 효율적인 차세대 컴퓨팅 인프라 구축을 가능케하는 핵심 기술로써 많은 주목을 받고 있다.
CXL이 이렇게 주목받는 주요 이유는 1) 인프라 구축 비용 절감, 2) 성능 오버헤드 최소화에 있다. 우선 CXL은 다양한 시스템 장치를 종류별로 나누어 관리하는 풀링(pooling)을 가능케 한다. 특정 시스템 장치가 부족할 경우, 해당 장치가 모여있는 풀(예: 메모리 풀, GPU 풀)만 선택적으로 확장함으로써 불필요한 자원 낭비를 최소화할 수 있기에 인프라 구축 비용을 절감할 수 있다. 또한 CXL 기반 시스템은 캐시 일관성(cache coherency)을 자동으로 보장해주기 때문에 메모리 공간을 관리하기 위한 동작이나 불필요한 데이터 복사 과정을 최소화하여 시스템의 전반적인 성능 오버헤드를 줄여준다.
◆ CXL DevCon 2025
이러한 기술적 흐름 속에서, CXL DevCon 2025가 개최되며 CXL 생태계의 현재와 미래를 조망할 수 있는 자리가 마련되었다. CXL DevCon은 CXL 표준을 제정하는 CXL 컨소시엄에서 주관하는 공식행사로써, 올해 2회차를 맞았다. 파네시아를 포함하여 케이던스, 텔레다인 르크로이 등 CXL 기술 개발을 선도하는 CXL 컨소시엄 회원사들이 참여해 CXL 제품을 출품하였으며, 동시에 한 편에서는 CXL 표준 제정을 이끌고 있는 전문가들의 초청 발표가 진행됐다.
파네시아는 지난해 CXL DevCon 2024에서 CXL IP(설계자산) 상호운용성(inter-operability) 검증 데모를 선보여 다양한 CXL 전문 기업들의 관심을 받은 바 있으며, 올해 국내 기업으로서는 유일하게 전시 기업으로 참여하여 대표 제품인 고출력 CXL 3.x 스위치와 이를 기반으로 한 프레임워크를 선보였다.
◆ 파네시아의 출품작: 고출력 CXL 3.x 스위치 기반 프레임워크
파네시아가 선보인 고출력 CXL 3.x 스위치는 서로 다른 CXL 장치들을 캐시 일관성이 보장된 하나의 시스템으로 통합하는 가교 역할을 한다. 파네시아가 자체 개발한 저지연 CXL IP를 기반으로 개발된 데에 더해, 한꺼번에 더 많은 장치를 연결할 수 있는 고출력 SoC 구조를 가짐으로 시스템의 평균적인 홉수를 줄여 지연시간을 최소화한다.
또한 파네시아의 스위치는 여러 대의 스위치를 다수의 계층으로 연결하는 멀티-레벨 스위칭(multi-level switching) 기능, 그리고 각 장치가 장착되는 물리적 위치인 ‘포트’를 기준으로 장치 간의 논리적인 연결 구조와 연결 경로를 유연하게 설정하는 포트-기반 라우팅(port-based routing, PBR) 기능을 모두 지원한다. 뿐만 아니라 CPU, GPU, 메모리 등 모든 종류의 시스템 장치에 대한 연결을 지원하기 때문에, 수많은 시스템 장치들을 다양한 형태와 조합으로 연결하여 고객의 요구에 맞는 대규모 시스템을 구축하는 데에 최적화 되어있다.
파네시아는 이번 전시회에서 이러한 CXL 3.x 스위치를 활용하여 CXL 서버 노드를 여러 개 연결해 구축한 ‘CXL Composable Server’를 출품하였다. 각 서버 노드에는 파네시아의 또 다른 제품인 CXL IP를 활용해 개발한 CPU, GPU, 메모리 장치 등이 종류별로 분리되어 장착되어 있으며, 따라서 고객들은 그때그때 필요한 장치가 장착된 노드를 추가로 장착하여, 수요에 알맞은 형태로 시스템을 구축할 수 있다. 파네시아는 해당 프레임워크를 기반으로 검색증강생성(Retrieval Augmented Generation, RAG), 대규모언어모델(Large Language Model, LLM) 등의 AI 응용 및 과학 시뮬레이션을 가속하는 데모를 시연하며, 행사에 참석한 CXL 전문기업들로부터 많은 주목을 받았다.
◆ 파네시아 조용진 부사장, CXL 3.x 스위치 활용 사례 발표
한편 파네시아의 조용진 부사장은 CXL DevCon 2025의 공식 발표 세션에서 연사로 참여하였다. 조 부사장은 본 발표를 통해 CXL 3.x 스위치를 기반으로 구현 가능한 다양한 솔루션과 이를 활용해 실제 데이터센터·고성능컴퓨팅(High Performance Computing, HPC) 응용을 가속한 사례에 대해서 소개하고, CXL 컨소시엄 주요 멤버들과 CXL 에코시스템 구축에 관해서도 논의했다.
파네시아 관계자는 “CXL 3.x 스위치 기술을 다룬 발표와 출품은 파네시아가 유일했다”며, “CXL 컨소시엄의 리더들에게도 CXL 3.x 스위치는 새로운 기술이기에, 이번 파네시아의 출품작과 발표에 많은 관심을 보인 것 같다”고 전했다. 이어 “CXL 제품을 직접 개발하거나 관심도가 높은 기업들과 많은 논의를 나누었는데, 이들과 적극적인 협업을 통해 견고한 에코시스템을 구축해 나갈 수 있을 것으로 기대한다”고 소감을 밝혔다.
- 관련 기사 더 보기
Panesia to exhibit at CXL Developer Conference
Panesia , a startup developing link solutions for AI infrastructure, was the only domestic company to participate in the CXL Developer Conference (CXL DevCon) this year, showcasing a high fan-out CXL 3.x switch-based framework. The CXL DevCon event was held in Santa Clara, California, USA on April 29th and 30th.
◆ CXL, the high-speed interconnect technology that is at the core of next-generation data centers
As large-scale AI services become widely used, the importance of building a computing infrastructure that can efficiently operate these services is increasing. In this situation, Compute Express Link (CXL), a high-speed interconnect technology, is receiving much attention as a key technology that enables the construction of an efficient next-generation computing infrastructure.
The main reasons why CXL is receiving so much attention are 1) reducing infrastructure construction costs and 2) minimizing performance overhead. First, CXL enables pooling, which manages various system devices by type. When a specific system device is insufficient, unnecessary resource waste can be minimized by selectively expanding only the pool where the devices are gathered (e.g., memory pool, GPU pool), thereby reducing infrastructure construction costs. In addition, since a CXL-based system automatically guarantees cache coherency, it minimizes operations for managing memory space and unnecessary data copying processes, thereby reducing the overall performance overhead of the system.
◆ CXL DevCon 2025
In this technological trend, CXL DevCon 2025 was held, providing a place to look into the present and future of the CXL ecosystem. CXL DevCon is an official event hosted by the CXL Consortium, which establishes the CXL standard, and this is its second year. CXL Consortium member companies leading the development of CXL technology, including Cadence, Teledyne LeCroy, and Panesia, participated and exhibited CXL products, and at the same time, experts leading the establishment of the CXL standard were invited to give presentations.
Panesia attracted the attention of various CXL specialized companies by presenting a CXL IP (design asset) interoperability verification demo at CXL DevCon 2024 last year, and participated as the only domestic exhibitor this year, presenting its flagship product, a high-power CXL 3.x switch, and a framework based on it.
◆ Panesia's entry: High-power CXL 3.x switch-based framework
The high-power CXL 3.x switch introduced by Panesia acts as a bridge that integrates different CXL devices into a single system with guaranteed cache coherence. In addition to being developed based on Panesia’s own low-latency CXL IP, it has a high-power SoC structure that can connect more devices at once, thereby minimizing latency by reducing the average number of hops in the system.
In addition, Panesia's switches support multi-level switching, which connects multiple switches in multiple layers, and port-based routing (PBR), which flexibly sets up logical connection structures and connection paths between devices based on the 'port', which is the physical location where each device is mounted. In addition, since it supports connections to all types of system devices, such as CPUs, GPUs, and memories, it is optimized for building large-scale systems that meet customer needs by connecting numerous system devices in various forms and combinations.
At this exhibition, Panesia exhibited the 'CXL Composable Server' built by connecting multiple CXL server nodes using these CXL 3.x switches. Each server node is equipped with CPUs, GPUs, and memory devices developed using CXL IP, another product of Panesia, separately by type. Therefore, customers can build a system in a form suitable for their needs by additionally installing nodes equipped with the necessary devices at that time. Panesia received a lot of attention from the CXL specialized companies attending the event by presenting a demo that accelerated AI applications and scientific simulations such as Retrieval Augmented Generation (RAG) and Large Language Model (LLM) based on the framework.
◆ Panesia Vice President Cho Yong-jin presents CXL 3.x switch usage case
Meanwhile, Vice President Cho Yong-jin of Panesia participated as a speaker in the official announcement session of CXL DevCon 2025. Through this presentation, Vice President Cho introduced various solutions that can be implemented based on the CXL 3.x switch and cases of accelerating actual data center and high performance computing (HPC) applications using them. He also discussed building the CXL ecosystem with key members of the CXL consortium.
A Panesia official said, “Panesia was the only one to present and exhibit CXL 3.x switch technology,” and “Since CXL 3.x switches are a new technology to the leaders of the CXL consortium, they seemed to be very interested in Panesia’s exhibit and presentation.” He continued, “We have had many discussions with companies that are directly developing CXL products or are highly interested in them, and we expect to be able to build a robust ecosystem through active collaboration with them.”
- See more related articles
パネシア、CXL開発者カンファレンス展に参加
AIインフラのためのリンクソリューションを開発するスタートアップパネシアが今年国内企業として唯一CXL開発者カンファレンス(CXL DevCon)に参加して高出力(high fan-out)CXL 3.xスイッチ基盤フレームワークを披露した4月29日、クララで行われた。
◆次世代データセンターの核となる高速インターコネクト技術、CXL
大規模なAIサービスが広く活用され、これらのサービスを効率的に運営できるようにするコンピューティングインフラ構築の重要性が台頭している。
CXLがこのように注目される主な理由は、1)インフラ構築コストの削減、2)パフォーマンスオーバーヘッドの最小化にある。インフラストラクチャの構築コストを削減することができ、CXLベースのシステムはキャッシュコヒーレンスを自動的に保証するため、メモリスペースを管理するための動作や不要なデータコピープロセスを最小限に抑え、システムの全体的なパフォーマンスオーバーヘッドを削減します。
◆CXL DevCon 2025
これらの技術的流れの中で、CXL DevCon 2025が開催され、CXLエコシステムの現在と未来を眺めることができる席が設けられた。先導するCXLコンソーシアム会員社が参加してCXL製品を出品し、同時に一方ではCXL標準制定をリードしている専門家たちの招待発表が進められた。
パネシアは昨年CXL DevCon 2024でCXL IP(設計資産)相互運用性(inter-operability)検証デモを披露し、多様なCXL専門企業の関心を受けたことがあり、今年国内企業としては唯一展示企業として参加して代表製品である高出力CXL 3.xスイッチとこれを基盤としたフレームワーク。
◆パネシアの出品作：高出力CXL 3.xスイッチベースのフレームワーク
パネシアが披露した高出力CXL 3.xスイッチは、異なるCXLデバイスをキャッシュ一貫性が保証された1つのシステムに統合する架橋の役割を果たします。
また、パネシアのスイッチは、複数のスイッチを複数の階層に接続するマルチレベルスイッチング機能、および各デバイスが装着される物理位置である「ポート」を基準に、デバイス間の論理的な接続構造と接続パスを柔軟に設定するポートベースルーティング（port-based routing、PBR）機能をすべて、サポートします。サポートするため、多数のシステム装置を様々な形態と組み合わせて接続し、顧客のニーズに合った大規模なシステムを構築するために最適化されている。
パネシアは今回の展示会でこのようなCXL 3.xスイッチを活用してCXLサーバーノードを複数接続して構築した「CXL Composable Server」を出品した。パネシアは、そのフレームワークを基に検索増強生成（ＲＡＧ）、大規模言語モデル（Ｌａｒｇｅ Ｌａｎｇｕａｇｅ Ｍｏｄｅｌ、ＬＬＭ）などのＡＩ応用及び科学シミュレーションを加速するデモを実演し、イベントに参加したＣＸＬ専門企業から多くの注目を集めた。
◆パネシアチョ・ヨンジン副社長、CXL 3.xスイッチ活用事例発表
一方、パネシアのチョ・ヨンジン副社長は、CXL DevCon 2025の公式発表セッションで講師として参加した。エコシステムの構築についても議論した。
パネシア関係者は「CXL 3.xスイッチ技術を扱った発表と出品はパネシアが唯一だった」とし、「CXLコンソーシアムのリーダーたちにもCXL 3.xスイッチは新しい技術であるため、今回のパネシアの出品作と発表に多くの関心を示したようだ」と伝えた。分けたが、これらと積極的なコラボレーションを通じて堅固なエコシステムを構築していくことができると期待する」と所感を明らかにした。
- 関連記事をもっと見る
Panesia 将参加 CXL 开发者大会
开发AI基础设施链路解决方案的新创公司Panesia是今年唯一一家参加CXL开发者大会（CXL DevCon）的国内公司，推出了基于高扇出CXL 3.x交换机的框架。 CXL DevCon活动于4月29日至30日在美国加利福尼亚州圣克拉拉举行。
◆ CXL，下一代数据中心核心的高速互连技术
随着大规模人工智能服务的广泛应用，构建能够高效运行这些服务的计算基础设施的重要性日益增加。在此背景下，高速互连技术Compute Express Link（CXL）作为构建高效的下一代计算基础设施的关键技术备受关注。
CXL受到如此关注的主要原因是1）降低基础设施建设成本和2）最大限度地降低性能开销。首先，CXL 支持池化，可以按类型管理各种系统设备。如果某个系统设备不足，可以通过选择性地只扩展包含该设备的池（例如内存池、GPU池）来降低基础设施建设成本，从而最大限度地减少不必要的资源浪费。此外，基于 CXL 的系统自动确保缓存一致性，通过最大限度地减少管理内存空间的操作和不必要的数据复制过程，降低了系统的整体性能开销。
◆ CXL 开发者大会 2025
在这一技术趋势下，CXL DevCon 2025 的举办旨在提供一个平台来展望 CXL 生态系统的现在和未来。 CXL DevCon 是由制定 CXL 标准的 CXL 联盟主办的官方活动，今年是第二年。引领CXL技术开发的CXL联盟成员公司Cadence、Teledyne LeCroy、Panesia等参展并展示了各自的CXL产品，同时邀请了引领CXL标准开发的专家进行演讲。
Panesia 去年在 CXL DevCon 2024 上展示了 CXL IP（设计资产）互操作性验证演示，引起了各 CXL 专业公司的关注，今年作为唯一的国内参展商参展，展示了其旗舰产品高功率 CXL 3.x 交换机以及基于该交换机的框架。
◆ Panesia 的入门产品：基于高功率 CXL 3.x 交换机的框架
Panesia 推出的高功率 CXL 3.x 交换机充当桥梁，将不同的 CXL 设备集成到单个系统中，并保证缓存一致性。除了基于Panesia自主研发的低延迟CXL IP进行开发外，它还拥有高功率SoC结构，可以同时连接更多设备，从而通过减少系统中的平均跳数来最大限度地减少延迟。
此外，Panesia 的交换机支持多级交换（可在多层中连接多个交换机）和基于端口的路由 (PBR)，可根据“端口”（即安装每个设备的物理位置）灵活地设置设备之间的逻辑连接结构和连接路径。此外，由于它支持连接CPU、GPU、内存等所有类型的系统设备，因此通过以各种形式和组合连接众多系统设备，它非常适合构建满足客户需求的大规模系统。
本次展会上，Panesia展出了“CXL可组合服务器”，它是使用这些CXL 3.x交换机连接多个CXL服务器节点构建的。每个服务器节点都配备了使用 Panesia 的另一款产品 CXL IP 开发的 CPU、GPU 和内存设备，因此客户可以在需要时额外安装配备所需设备的节点，以符合其需求的形式构建系统。 Panesia展示了基于该框架加速的检索增强生成（RAG）、大型语言模型（LLM）等AI应用及科学模拟，引起了与会CXL专家的广泛关注。
◆ Panesia副总裁Cho Yong-jin介绍CXL 3.x交换机使用案例
同时，Panesia 副总裁 Cho Yong-jin 作为演讲者参加了 CXL DevCon 2025 的官方发布会。在此次演讲中，Cho 副总裁介绍了基于 CXL 3.x 交换机可以实施的各种解决方案，以及利用它们加速实际数据中心和高性能计算 (HPC) 应用的案例。他还与CXL联盟的主要成员讨论了构建CXL生态系统。
Panesia 的一位官员表示：“Panesia 是唯一一家展示 CXL 3.x 交换机技术的公司。” “由于 CXL 3.x 交换机对于 CXL 联盟的领导来说是一项新技术，因此他们似乎对 Panesia 的展览和演示非常感兴趣。”他继续说道：“我们已经与直接开发 CXL 产品或对其非常感兴趣的公司进行了多次讨论，我们希望能够通过与他们的积极合作建立一个强大的生态系统。”
- 查看更多相关文章
Panesia exposera à la conférence des développeurs CXL
Panesia , une startup développant des solutions de liaison pour l'infrastructure d'IA, a été la seule entreprise nationale à participer à la conférence des développeurs CXL (CXL DevCon) cette année, en présentant un framework basé sur des commutateurs CXL 3.x à haut déploiement. L'événement CXL DevCon s'est tenu à Santa Clara, en Californie, aux États-Unis, les 29 et 30 avril.
◆ CXL, la technologie d'interconnexion à haut débit qui est au cœur des centres de données de nouvelle génération
À mesure que les services d’IA à grande échelle deviennent largement utilisés, l’importance de créer une infrastructure informatique capable d’exploiter efficacement ces services augmente. Dans ce contexte, Compute Express Link (CXL), une technologie d’interconnexion à haut débit, suscite beaucoup d’attention en tant que technologie clé permettant la construction d’infrastructures informatiques efficaces de nouvelle génération.
Les principales raisons pour lesquelles CXL reçoit autant d’attention sont 1) la réduction des coûts de construction des infrastructures et 2) la minimisation des frais généraux de performance. Tout d’abord, CXL permet le pooling, qui gère différents périphériques système par type. Si un périphérique système spécifique est insuffisant, vous pouvez réduire les coûts de construction de l'infrastructure en étendant de manière sélective uniquement les pools contenant les périphériques (par exemple, le pool de mémoire, le pool GPU), minimisant ainsi le gaspillage de ressources inutile. De plus, les systèmes basés sur CXL assurent automatiquement la cohérence du cache, ce qui réduit la surcharge de performances globale du système en minimisant les opérations de gestion de l'espace mémoire et les processus de copie de données inutiles.
◆ CXL DevCon 2025
Dans cette tendance technologique, CXL DevCon 2025 a été organisé pour fournir une plate-forme permettant d'examiner le présent et l'avenir de l'écosystème CXL. CXL DevCon est un événement officiel organisé par le consortium CXL, qui définit la norme CXL, et c'est sa deuxième année. Les sociétés membres du consortium CXL qui dirigent le développement de la technologie CXL, notamment Cadence, Teledyne LeCroy et Panesia, ont participé et exposé leurs produits CXL, tandis que les experts qui dirigent le développement des normes CXL ont été invités à faire des présentations.
Panesia a attiré l'attention de diverses sociétés spécialisées dans le CXL en présentant une démonstration de vérification d'interopérabilité CXL IP (ressource de conception) au CXL DevCon 2024 l'année dernière, et a participé en tant que seul exposant national cette année, présentant son produit phare, un commutateur CXL 3.x haute puissance, et un cadre basé sur celui-ci.
◆ Entrée de Panesia : Cadre basé sur un commutateur CXL 3.x haute puissance
Le commutateur CXL 3.x haute puissance introduit par Panesia agit comme un pont pour intégrer différents périphériques CXL dans un seul système avec une cohérence de cache garantie. En plus d'être développé sur la base de l'IP CXL à faible latence développée par Panesia, il dispose d'une structure SoC haute puissance qui peut connecter plus d'appareils à la fois, minimisant ainsi la latence en réduisant le nombre moyen de sauts dans le système.
De plus, les commutateurs de Panesia prennent en charge la commutation multi-niveaux, qui connecte plusieurs commutateurs dans plusieurs couches, et le routage basé sur les ports (PBR), qui configure de manière flexible des structures de connexion logiques et des chemins de connexion entre les périphériques en fonction du « port », qui est l'emplacement physique où chaque périphérique est monté. De plus, comme il prend en charge la connexion à tous les types de périphériques système tels que le processeur, le GPU et la mémoire, il est optimisé pour la création de systèmes à grande échelle qui répondent aux besoins des clients en connectant de nombreux périphériques système sous diverses formes et combinaisons.
Lors de cette exposition, Panesia a présenté le « CXL Composable Server », qui a été construit en connectant plusieurs nœuds de serveur CXL à l'aide de ces commutateurs CXL 3.x. Chaque nœud de serveur est équipé de CPU, de GPU et de périphériques de mémoire développés à l'aide de CXL IP, un autre produit de Panesia, et les clients peuvent ainsi créer un système sous une forme adaptée à leurs besoins en installant en plus des nœuds équipés des périphériques dont ils ont besoin en cas de besoin. Panesia a présenté des applications d'IA accélérées et des simulations scientifiques telles que Retrieval Augmented Generation (RAG) et Large Language Model (LLM) basées sur le framework, attirant beaucoup d'attention des spécialistes CXL présents à l'événement.
◆ Le vice-président de Panesia, Cho Yong-jin, présente un cas d'utilisation du commutateur CXL 3.x
Pendant ce temps, le vice-président de Panesia, Cho Yong-jin, a participé en tant qu'orateur à la session d'annonce officielle du CXL DevCon 2025. Dans cette présentation, le vice-président Cho a présenté diverses solutions qui peuvent être mises en œuvre sur la base du commutateur CXL 3.x et des cas d'accélération des applications réelles de centre de données et de calcul haute performance (HPC) les utilisant. Il a également discuté de la construction de l’écosystème CXL avec les membres clés du consortium CXL.
« Panesia était le seul à présenter et à exposer la technologie de commutation CXL 3.x », a déclaré un responsable de Panesia. « Étant donné que les commutateurs CXL 3.x constituent une nouvelle technologie pour les dirigeants du consortium CXL, ils semblaient très intéressés par l’exposition et la présentation de Panesia. » Il a poursuivi : « Nous avons eu de nombreuses discussions avec des entreprises qui développent directement des produits CXL ou qui sont très intéressées par ceux-ci, et nous espérons pouvoir construire un écosystème solide grâce à une collaboration active avec elles. »
- Voir plus d'articles connexes
You must be logged in to post a comment.